SiLabs ina lengo la 56Gbit / s kwa vitambaa vya saa ya chini
- Tolewa kwenye:2018-06-26
Si5391 ni jenereta ya 'saa yoyote ya frequency' na hadi matokeo 12 na jiti la chini la 100 la RMS.
Toleo la usahihi la usahihi ('P-grade') linafanikiwa kufikia 69fs ya jiti la RMS na inaweza kuunda frequency zinazohitajika katika muundo wa Serikali za 56Gbit / s. Kampuni hiyo inaielezea kama mkutano wa '56 wa PAM-4 wa saa ya juu ya mti wa saa-ya-chip' halisi ya mahitaji ya jitter ya saa na margin.
Si5395 / 4/2 ni watetezi wa jitter kwa miundombinu ya mtandao ambayo inaweza kuzalisha mchanganyiko wowote wa mzunguko wa pato kutoka kwa mzunguko wowote wa pembejeo wakati wa kutoa 90f ya RMS awamu ya jitter. Mara nyingine tena, vifaa vya P-daraja hutoa 69fs RMS kawaida jitter awamu.
Si56x 'Ultra Series' VCXO na familia XO ni customizable kwa mzunguko wowote hadi 3GHz, kuunga mkono mara mbili ya uendeshaji wa mzunguko wa bidhaa zilizopita Silicon Labs VCXO na nusu ya jitter, kulingana na kampuni.
Wanakuja katika chaguo moja, mbili, quad, na I2C zinazopangwa kwa 5x 7mm na 3.2 x 5mm versions. Kutumia ufungaji wa kawaida inamaanisha kuacha mifuko mingine iliyosimamiwa na XO ya awali, VCXO na VCSOs. Jitter ya awamu ya kawaida ni ndogo kama 90fs.
Si54x Ultra Series XO familia ni kwa ajili ya maombi wanaohitaji utulivu mkali na kuthibitishwa muda mrefu kuegemea, kama vile mitandao usafiri wa mitandao (OTN), vifaa vya broadband, vituo vya data na mifumo ya viwanda.
Wao ni kusudi-kujengwa kwa 56Gbit / s PAM-4 (kiwango cha nne cha vidole-amplitude) ili kuongeza kiwango kidogo kwa kila channel wakati wa kuweka daima bandwidth. Jitter ya awamu ya kawaida ni chini ya 80 fs.